verilogfifo怎么写( 二 ) _verilogfifo

<= Asyn_Full; end always @ (posedge Rd_Clk) begin Empty <= Asyn_Empty; end//////////////////////////////////////////////////////////////////////////////endmodule 。
3.求一个最简单的fpga fifo例子library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity my_fifo is
port(clk:in std_logic；-----时钟信号
clr:in std_logic；-----清零端
wr:in std_logic；------写信号
rd:in std_logic；------读信号
din:in std_logic_vector(7 downto 0)；--------数据写入端
dout:out std_logic_vector(7 downto 0)；-----数据读出端
empty:out std_logic；-------存储器为空信号
full:out std_logic）；---------存储器为满信号
end;
architecture one of my_fifo is
type memory is array(0 to 7)of std_logic_vector(7 downto 0)；-----定义存储空间
signal a,b:integer range 0 to 7；----地址标志位
signal data:memory;
begin
process(clk,clr)
variable x,y:integer range 0 to 7;
begin
if clr='0' then
dout'0');
x:=0;y:=0;
empty
【verilogfifo怎么写】

文章插图