verilogtestbench怎么写( 二 )


data_i = 0;
#50
rst_n = 1;
end
always #5 clk = ~clk;
always @( posedge clk or negedge rst_n )begin
if( !rst_n )
cnt

verilogtestbench怎么写

文章插图